西安交通大学研究生课程简介
课程编码：052077
课程名称：（中）VHDL与FPGA设计
（英）VHDL and FPGA Design
学分数：2
课内学时：40
课程内容简介：
硬件系统设计概述；硬件描述语言；可编程逻辑设计的基础；VERILOG中的数据类型和运算符；组合逻辑与时序逻辑；函数与过程的定义与应用；功能仿真、合成、布局与布线技术；时序验证仿真；系统设计实例。
先修课: 数字逻辑与数字电路微机原理与接口技术
参考书目：
1. Michael D.Ciletti著，Verilog HDL高级数字设计（英文版），电子工业出版社，2004年
2. J.Bhasker著，徐振林等译，Verilog HDL硬件描述语言，机械工业出版社，2000年
3. SaMir Palnitkar著，夏宇闻等译，Verilog HDL数字设计与综合(第二版)，电子工业出版社，2004年
4. 常晓明著，Verilog HDL实践与应用系统设计，北京航空航天大学出版社，2003年
